O avaliador Atraso de propagação para CMOS de transição de saída alta para baixa usa Time for High to Low Transition of Output = (Capacitância de carga CMOS do inversor/(Transcondutância de NMOS*(Tensão de alimentação-Tensão limite de NMOS com polarização corporal)))*((2*Tensão limite de NMOS com polarização corporal/(Tensão de alimentação-Tensão limite de NMOS com polarização corporal))+ln((4*(Tensão de alimentação-Tensão limite de NMOS com polarização corporal)/Tensão de alimentação)-1)) para avaliar Tempo para transição de saída de alto para baixo, Atraso de propagação para CMOS de transição de saída alta para baixa refere-se ao tempo necessário para um sinal no terminal de saída de um dispositivo CMOS fazer a transição de um nível de alta tensão para um nível de baixa tensão. Inclui atrasos causados por portas lógicas, interconexões e capacitâncias parasitas. Tempo para transição de saída de alto para baixo é denotado pelo símbolo ζPHL.
Como avaliar Atraso de propagação para CMOS de transição de saída alta para baixa usando este avaliador online? Para usar este avaliador online para Atraso de propagação para CMOS de transição de saída alta para baixa, insira Capacitância de carga CMOS do inversor (Cload), Transcondutância de NMOS (Kn), Tensão de alimentação (VDD) & Tensão limite de NMOS com polarização corporal (VT,n) e clique no botão calcular.