FormulaDen.com

Fizyka Chemia Matematyka Inżynieria chemiczna Cywilny Elektryczny Elektronika Elektronika i oprzyrządowanie Inżynieria materiałowa Mechaniczny Inżynieria produkcji Budżetowy Zdrowie

Formuła Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową

Fx Kopiuj

LaTeX Kopiuj

Czas przejścia sygnału wyjściowego z niskiego do wysokiego oznacza czas potrzebny sygnałowi na zacisku wyjściowym urządzenia lub obwodu do przejścia z poziomu niskiego napięcia do wysokiego poziomu napięcia. Sprawdź FAQs

ζ PLH = (\frac{C load}{K p \cdot (V DD - | V T,p |)}) \cdot ((\frac{2 \cdot | V T,p |}{V DD - | V T,p |}) + \ln ((4 \cdot \frac{V DD - | V T,p |}{V DD}) - 1))

ζ_PLH - Czas przejścia z niskiego na wysoki poziom wyjściowy?C_load - Pojemność obciążenia falownika CMOS?K_p - Transprzewodnictwo PMOS?V_DD - Napięcie zasilania?V_T,p - Napięcie progowe PMOS z odchyleniem ciała?

Przykład Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową

Z wartościami

Z jednostkami

Tylko przykład

Oto jak równanie Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową wygląda jak z Wartościami.

Oto jak równanie Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową wygląda jak z Jednostkami.

Oto jak równanie Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową wygląda jak.

0.0068 = (\frac{0.93}{80 \cdot (3.3 - | -0.9 |)}) \cdot ((\frac{2 \cdot | -0.9 |}{3.3 - | -0.9 |}) + \ln ((4 \cdot \frac{3.3 - | -0.9 |}{3.3}) - 1))

0.0068ns = (\frac{0.93fF}{80µA/V² \cdot (3.3V - | -0.9V |)}) \cdot ((\frac{2 \cdot | -0.9V |}{3.3V - | -0.9V |}) + \ln ((4 \cdot \frac{3.3V - | -0.9V |}{3.3V}) - 1))

0.0068 = (\frac{0.93}{80 \cdot (3.3 - | -0.9 |)}) \cdot ((\frac{2 \cdot | -0.9 |}{3.3 - | -0.9 |}) + \ln ((4 \cdot \frac{3.3 - | -0.9 |}{3.3}) - 1))

Wskazówka: Użyj ikony ołówka ( Pencil

) powyżej, aby edytować wartości wejściowe i jednostki.

Oblicz

Przelicz

Rozwiązanie

Kopiuj

Resetowanie

Udział

Jesteś tutaj -

Dom » Category

Inżynieria » Category

Elektronika » Category

Projektowanie i zastosowania CMOS » fx Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową

Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową Rozwiązanie

Postępuj zgodnie z naszym rozwiązaniem krok po kroku, jak obliczyć Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową?

Pierwszy krok Rozważ formułę

ζ PLH = (\frac{C load}{K p \cdot (V DD - | V T,p |)}) \cdot ((\frac{2 \cdot | V T,p |}{V DD - | V T,p |}) + \ln ((4 \cdot \frac{V DD - | V T,p |}{V DD}) - 1))

Następny krok Zastępcze wartości zmiennych

∴

ζ PLH = (\frac{0.93fF}{80µA/V² \cdot (3.3V - | -0.9V |)}) \cdot ((\frac{2 \cdot | -0.9V |}{3.3V - | -0.9V |}) + \ln ((4 \cdot \frac{3.3V - | -0.9V |}{3.3V}) - 1))

Następny krok Konwersja jednostek

∴

ζ PLH = (\frac{9.3E-16F}{8E-5A/V² \cdot (3.3V - | -0.9V |)}) \cdot ((\frac{2 \cdot | -0.9V |}{3.3V - | -0.9V |}) + \ln ((4 \cdot \frac{3.3V - | -0.9V |}{3.3V}) - 1))

Następny krok Przygotuj się do oceny

∴

ζ PLH = (\frac{9.3E-16}{8E-5 \cdot (3.3 - | -0.9 |)}) \cdot ((\frac{2 \cdot | -0.9 |}{3.3 - | -0.9 |}) + \ln ((4 \cdot \frac{3.3 - | -0.9 |}{3.3}) - 1))

Następny krok Oceniać

∴

ζ PLH = 6.76491283010572E-12s

Następny krok Konwertuj na jednostkę wyjściową

∴

ζ PLH = 0.00676491283010572ns

Ostatni krok Zaokrąglona odpowiedź

∴

ζ PLH = 0.0068ns

Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową Formuła Elementy

Zmienne

Funkcje

Czas przejścia z niskiego na wysoki poziom wyjściowy

Symbol: ζ_PLH

Pomiar: CzasJednostka: ns

Notatka: Wartość powinna być większa niż 0.

Formuły do znalezienia Czas przejścia z niskiego na wysoki poziom wyjściowy

Pojemność obciążenia falownika CMOS

Pojemność obciążenia CMOS falownika to pojemność napędzana przez wyjście falownika CMOS, włączając okablowanie, pojemności wejściowe podłączonych bramek i pojemności pasożytnicze.

Symbol: C_load

Pomiar: PojemnośćJednostka: fF

Notatka: Wartość powinna być większa niż 0.

Formuły do znalezienia Pojemność obciążenia falownika CMOS

Transprzewodnictwo PMOS

Transkonduktancja PMOS odnosi się do stosunku zmiany wyjściowego prądu drenu do zmiany wejściowego napięcia bramka-źródło, gdy napięcie dren-źródło jest stałe.

Symbol: K_p

Pomiar: Parametr transkonduktancjiJednostka: µA/V²

Notatka: Wartość powinna być większa niż 0.

Formuły do znalezienia Transprzewodnictwo PMOS

Napięcie zasilania

Napięcie zasilania odnosi się do poziomu napięcia dostarczanego przez źródło zasilania do obwodu elektrycznego lub urządzenia, służącego jako różnica potencjałów dla przepływu prądu i działania.

Symbol: V_DD

Pomiar: Potencjał elektrycznyJednostka: V

Notatka: Wartość powinna być większa niż 0.

Formuły do znalezienia Napięcie zasilania

Napięcie progowe PMOS z odchyleniem ciała

Napięcie progowe PMOS z polaryzacją ciała definiuje się jako wartość minimalnego wymaganego napięcia bramki dla PMOS, gdy podłoże nie ma potencjału masy.

Symbol: V_T,p

Pomiar: Potencjał elektrycznyJednostka: V

Notatka: Wartość powinna mieścić się w przedziale od -5 do 5.

Formuły do znalezienia Napięcie progowe PMOS z odchyleniem ciała

Logarytm naturalny, znany również jako logarytm o podstawie e, jest funkcją odwrotną do naturalnej funkcji wykładniczej.

Składnia: ln(Number)

abs

Wartość bezwzględna liczby to jej odległość od zera na linii liczbowej. Jest to zawsze wartość dodatnia, ponieważ reprezentuje wielkość liczby bez uwzględnienia jej kierunku.

Składnia: abs(Number)

Inne formuły w kategorii Falowniki CMOS

Iść Margines szumu dla sygnału CMOS o wysokim sygnale

N MH = V OH - V IH

Iść Maksymalne napięcie wejściowe dla symetrycznej pamięci CMOS

V IL(sym) = \frac{3 \cdot V DD + 2 \cdot V T0,n}{8}

Iść Napięcie progowe CMOS

V th = \frac{V T0,n + \sqrt{\frac{1}{K r}} \cdot (V DD + (V T0,p))}{1 + \sqrt{\frac{1}{K r}}}

Iść Maksymalne napięcie wejściowe CMOS

V IL = \frac{2 \cdot V output + (V T0,p) - V DD + K r \cdot V T0,n}{1 + K r}

Zobacz więcej OpenImg

Jak ocenić Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową?

Ewaluator Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową używa Time for Low to High Transition of Output = (Pojemność obciążenia falownika CMOS/(Transprzewodnictwo PMOS*(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała))))*(((2*abs(Napięcie progowe PMOS z odchyleniem ciała))/(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała)))+ln((4*(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała))/Napięcie zasilania)-1)) do oceny Czas przejścia z niskiego na wysoki poziom wyjściowy, Opóźnienie propagacji dla przejścia z niskiego na wysokie napięcie wyjściowe CMOS odnosi się do czasu potrzebnego, aby sygnał na zacisku wyjściowym urządzenia CMOS przeszedł z poziomu niskiego napięcia do wysokiego poziomu napięcia. Na to opóźnienie składają się różne czynniki, takie jak opóźnienia bramek i opóźnienia połączeń wzajemnych w obwodzie CMOS. Czas przejścia z niskiego na wysoki poziom wyjściowy jest oznaczona symbolem ζ_PLH.

Jak ocenić Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową za pomocą tego ewaluatora online? Aby skorzystać z tego narzędzia do oceny online dla Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową, wpisz Pojemność obciążenia falownika CMOS (C_load), Transprzewodnictwo PMOS (K_p), Napięcie zasilania (V_DD) & Napięcie progowe PMOS z odchyleniem ciała (V_T,p) i naciśnij przycisk Oblicz.

FAQs NA Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową

Jaki jest wzór na znalezienie Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową?

Formuła Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową jest wyrażona jako Time for Low to High Transition of Output = (Pojemność obciążenia falownika CMOS/(Transprzewodnictwo PMOS*(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała))))*(((2*abs(Napięcie progowe PMOS z odchyleniem ciała))/(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała)))+ln((4*(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała))/Napięcie zasilania)-1)). Oto przykład: 6.2E+6 = (9.3E-16/(8E-05*(3.3-abs((-0.9)))))*(((2*abs((-0.9)))/(3.3-abs((-0.9))))+ln((4*(3.3-abs((-0.9)))/3.3)-1)).

Jak obliczyć Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową?

Dzięki Pojemność obciążenia falownika CMOS (C_load), Transprzewodnictwo PMOS (K_p), Napięcie zasilania (V_DD) & Napięcie progowe PMOS z odchyleniem ciała (V_T,p) możemy znaleźć Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową za pomocą formuły - Time for Low to High Transition of Output = (Pojemność obciążenia falownika CMOS/(Transprzewodnictwo PMOS*(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała))))*(((2*abs(Napięcie progowe PMOS z odchyleniem ciała))/(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała)))+ln((4*(Napięcie zasilania-abs(Napięcie progowe PMOS z odchyleniem ciała))/Napięcie zasilania)-1)). W tej formule zastosowano także funkcje Logarytm naturalny (ln), Bezwzględny (abs).

Czy Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową może być ujemna?

NIE, Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową zmierzona w Czas Nie mogę będzie ujemna.

Jaka jednostka jest używana do pomiaru Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową?

Wartość Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową jest zwykle mierzona przy użyciu zmiennej Nanosekunda[ns] dla wartości Czas. Drugi[ns], Milisekundy[ns], Mikrosekunda[ns] to kilka innych jednostek, w których można zmierzyć Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową.

Let Others Know

✖

Facebook

Twitter

Copied!

: Wartość
: Jednostka

Formuła Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową

Przykład Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową

Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową Rozwiązanie

Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową Formuła Elementy

Inne formuły w kategorii Falowniki CMOS

Jak ocenić Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową?

FAQs NA Opóźnienie propagacji dla przejścia CMOS z niskiej na wysoką moc wyjściową

Variable Name