De beoordelaar van Uitgang klokfase gebruikt Output Clock Phase = 2*pi*VCO-stuurspanning*VCO-winst om de Uitgangsklokfase, De Output Clock Phase-formule wordt gedefinieerd als de hoeveelheid tijd die nodig is van de klok op de pin van de FPGA tot het outputsignaal bij de FPGA, te evalueren. Uitgangsklokfase wordt aangegeven met het symbool Φout.
Hoe kan ik Uitgang klokfase evalueren met behulp van deze online beoordelaar? Om deze online evaluator voor Uitgang klokfase te gebruiken, voert u VCO-stuurspanning (Vctrl) & VCO-winst (Kvco) in en klikt u op de knop Berekenen.