Il valutatore Ritardo di propagazione per la transizione CMOS da alto a basso output utilizza Time for High to Low Transition of Output = (Capacità di carico CMOS dell'inverter/(Transconduttanza di NMOS*(Tensione di alimentazione-Tensione di soglia di NMOS con polarizzazione del corpo)))*((2*Tensione di soglia di NMOS con polarizzazione del corpo/(Tensione di alimentazione-Tensione di soglia di NMOS con polarizzazione del corpo))+ln((4*(Tensione di alimentazione-Tensione di soglia di NMOS con polarizzazione del corpo)/Tensione di alimentazione)-1)) per valutare Tempo per la transizione da alto a basso dell'output, Il ritardo di propagazione per la transizione di uscita da alto a basso CMOS si riferisce al tempo impiegato da un segnale sul terminale di uscita di un dispositivo CMOS per passare da un livello di alta tensione a un livello di bassa tensione. Include ritardi causati da porte logiche, interconnessioni e capacità parassite. Tempo per la transizione da alto a basso dell'output è indicato dal simbolo ζPHL.
Come valutare Ritardo di propagazione per la transizione CMOS da alto a basso output utilizzando questo valutatore online? Per utilizzare questo valutatore online per Ritardo di propagazione per la transizione CMOS da alto a basso output, inserisci Capacità di carico CMOS dell'inverter (Cload), Transconduttanza di NMOS (Kn), Tensione di alimentazione (VDD) & Tensione di soglia di NMOS con polarizzazione del corpo (VT,n) e premi il pulsante Calcola.