Il valutatore Fase di clock in uscita utilizza Output Clock Phase = 2*pi*Tensione di controllo VCO*Guadagno VCO per valutare Fase del clock di uscita, La formula Output Clock Phase è definita come la quantità di tempo che impiega dal clock sul pin dell'FPGA al segnale di uscita sull'FPGA. Fase del clock di uscita è indicato dal simbolo Φout.
Come valutare Fase di clock in uscita utilizzando questo valutatore online? Per utilizzare questo valutatore online per Fase di clock in uscita, inserisci Tensione di controllo VCO (Vctrl) & Guadagno VCO (Kvco) e premi il pulsante Calcola.