L'évaluateur Retard de propagation pour les CMOS de transition de faible à haut rendement utilise Time for Low to High Transition of Output = (Capacité de charge CMOS de l'onduleur/(Transconductance du PMOS*(Tension d'alimentation-abs(Tension seuil du PMOS avec polarisation corporelle))))*(((2*abs(Tension seuil du PMOS avec polarisation corporelle))/(Tension d'alimentation-abs(Tension seuil du PMOS avec polarisation corporelle)))+ln((4*(Tension d'alimentation-abs(Tension seuil du PMOS avec polarisation corporelle))/Tension d'alimentation)-1)) pour évaluer Temps de transition de faible à élevée de la sortie, Le délai de propagation pour la transition de sortie faible à élevée CMOS fait référence au temps nécessaire à un signal à la borne de sortie d'un dispositif CMOS pour passer d'un niveau de tension faible à un niveau de tension élevé. Ce retard inclut divers facteurs tels que les retards de porte et les retards d'interconnexion au sein du circuit CMOS. Temps de transition de faible à élevée de la sortie est désigné par le symbole ζPLH.
Comment évaluer Retard de propagation pour les CMOS de transition de faible à haut rendement à l'aide de cet évaluateur en ligne ? Pour utiliser cet évaluateur en ligne pour Retard de propagation pour les CMOS de transition de faible à haut rendement, saisissez Capacité de charge CMOS de l'onduleur (Cload), Transconductance du PMOS (Kp), Tension d'alimentation (VDD) & Tension seuil du PMOS avec polarisation corporelle (VT,p) et appuyez sur le bouton Calculer.