L'évaluateur Phase d'horloge de sortie utilise Output Clock Phase = 2*pi*Tension de contrôle VCO*Gain du VCO pour évaluer Phase d'horloge de sortie, La formule de la phase d'horloge de sortie est définie comme le temps qu'il faut entre l'horloge de la broche du FPGA et le signal de sortie du FPGA. Phase d'horloge de sortie est désigné par le symbole Φout.
Comment évaluer Phase d'horloge de sortie à l'aide de cet évaluateur en ligne ? Pour utiliser cet évaluateur en ligne pour Phase d'horloge de sortie, saisissez Tension de contrôle VCO (Vctrl) & Gain du VCO (Kvco) et appuyez sur le bouton Calculer.