El evaluador de Retardo de propagación para CMOS de transición de salida alta a baja usa Time for High to Low Transition of Output = (Capacitancia de carga CMOS del inversor/(Transconductancia de NMOS*(Voltaje de suministro-Voltaje umbral de NMOS con polarización corporal)))*((2*Voltaje umbral de NMOS con polarización corporal/(Voltaje de suministro-Voltaje umbral de NMOS con polarización corporal))+ln((4*(Voltaje de suministro-Voltaje umbral de NMOS con polarización corporal)/Voltaje de suministro)-1)) para evaluar Es hora de una transición de producción alta a baja, El retardo de propagación para la transición de salida alta a baja CMOS se refiere al tiempo que tarda una señal en el terminal de salida de un dispositivo CMOS en pasar de un nivel de voltaje alto a un nivel de voltaje bajo. Incluye retrasos causados por puertas lógicas, interconexiones y capacitancias parásitas. Es hora de una transición de producción alta a baja se indica mediante el símbolo ζPHL.
¿Cómo evaluar Retardo de propagación para CMOS de transición de salida alta a baja usando este evaluador en línea? Para utilizar este evaluador en línea para Retardo de propagación para CMOS de transición de salida alta a baja, ingrese Capacitancia de carga CMOS del inversor (Cload), Transconductancia de NMOS (Kn), Voltaje de suministro (VDD) & Voltaje umbral de NMOS con polarización corporal (VT,n) y presione el botón calcular.