Оценщик Задержка распространения сигнала КМОП с переходом от низкого к высокому выходному сигналу использует Time for Low to High Transition of Output = (Емкость нагрузки CMOS инвертора/(Крутизна PMOS*(Напряжение питания-abs(Пороговое напряжение PMOS со смещением тела))))*(((2*abs(Пороговое напряжение PMOS со смещением тела))/(Напряжение питания-abs(Пороговое напряжение PMOS со смещением тела)))+ln((4*(Напряжение питания-abs(Пороговое напряжение PMOS со смещением тела))/Напряжение питания)-1)) для оценки Время перехода от низкого к высокому выходному сигналу, Задержка распространения сигнала при переходе от низкого к высокому выходному сигналу КМОП — это время, необходимое сигналу на выходной клемме КМОП-устройства для перехода от уровня низкого напряжения к уровню высокого напряжения. Эта задержка включает в себя различные факторы, такие как задержки затвора и задержки межсоединения внутри схемы КМОП. Время перехода от низкого к высокому выходному сигналу обозначается символом ζPLH.
Как оценить Задержка распространения сигнала КМОП с переходом от низкого к высокому выходному сигналу с помощью этого онлайн-оценщика? Чтобы использовать этот онлайн-оценщик для Задержка распространения сигнала КМОП с переходом от низкого к высокому выходному сигналу, введите Емкость нагрузки CMOS инвертора (Cload), Крутизна PMOS (Kp), Напряжение питания (VDD) & Пороговое напряжение PMOS со смещением тела (VT,p) и нажмите кнопку расчета.