Оценщик Задержка распространения сигнала КМОП с переходом от высокого к низкому выходу использует Time for High to Low Transition of Output = (Емкость нагрузки CMOS инвертора/(Крутизна NMOS*(Напряжение питания-Пороговое напряжение NMOS со смещением тела)))*((2*Пороговое напряжение NMOS со смещением тела/(Напряжение питания-Пороговое напряжение NMOS со смещением тела))+ln((4*(Напряжение питания-Пороговое напряжение NMOS со смещением тела)/Напряжение питания)-1)) для оценки Время перехода от высокого к низкому выходному сигналу, Задержка распространения сигнала при переходе от высокого к низкому выходному сигналу КМОП — это время, необходимое сигналу на выходной клемме КМОП-устройства для перехода от высокого уровня напряжения к низкому уровню напряжения. Сюда входят задержки, вызванные логическими вентилями, межсоединениями и паразитными емкостями. Время перехода от высокого к низкому выходному сигналу обозначается символом ζPHL.
Как оценить Задержка распространения сигнала КМОП с переходом от высокого к низкому выходу с помощью этого онлайн-оценщика? Чтобы использовать этот онлайн-оценщик для Задержка распространения сигнала КМОП с переходом от высокого к низкому выходу, введите Емкость нагрузки CMOS инвертора (Cload), Крутизна NMOS (Kn), Напряжение питания (VDD) & Пороговое напряжение NMOS со смещением тела (VT,n) и нажмите кнопку расчета.