Linha de atraso controlada por tensão em Design e aplicações CMOS Fórmulas

A linha de atraso controlada por tensão é definida como um circuito de atraso controlado por tensão que compreende circuitos de atraso do inversor tipo n em um circuito de loop de bloqueio de fase (PLL) e uma linha de atraso controlada por tensão (VCDL). E é denotado por ΔV_ctrl. Linha de atraso controlada por tensão geralmente é medido usando Volt para Potencial elétrico. Observe que o valor de Linha de atraso controlada por tensão é sempre negativo.