{श्रेणी} सूत्रों में और-या गेट विलंब

ग्रे सेल में AND-OR गेट विलंब को AND/OR गेट में कंप्यूटिंग समय में देरी के रूप में परिभाषित किया गया है जब तर्क इसके माध्यम से पारित किया जाता है। और इसे T_ao द्वारा दर्शाया जाता है. और-या गेट विलंब को आम तौर पर समय के लिए नैनोसेकंड का उपयोग करके मापा जाता है। ध्यान दें कि और-या गेट विलंब का मान हमेशा सकारात्मक होता है।