Temps de maintien à logique élevée dans Conception et applications CMOS Formules

Le temps de maintien en logique haute est défini comme le temps de maintien pendant l’entrée lorsque la logique passe à 1 ou à une sortie haute. Et est désigné par T_hold1. Temps de maintien à logique élevée est généralement mesuré à l'aide du Nanoseconde pour Temps. Notez que la valeur de Temps de maintien à logique élevée est toujours positif.

Formules pour rechercher Temps de maintien à logique élevée dans Conception et applications CMOS

fxTemps de maintien à la logique hauteva

Formules Conception et applications CMOS qui utilisent Temps de maintien à logique élevée

fxTemps d'ouverture pour une entrée descendanteva

fxTemps de configuration à basse logiqueva

Liste des variables dans les formules Conception et applications CMOS

fx Temps d'ouverture pour une entrée descendante va

fx Temps de configuration à logique basse va

FAQ

Qu'est-ce que Temps de maintien à logique élevée ?

Le temps de maintien en logique haute est défini comme le temps de maintien pendant l’entrée lorsque la logique passe à 1 ou à une sortie haute. Temps de maintien à logique élevée est généralement mesuré à l'aide du Nanoseconde pour Temps. Notez que la valeur de Temps de maintien à logique élevée est toujours positif.

Le Temps de maintien à logique élevée peut-il être négatif ?

Non, le Temps de maintien à logique élevée, mesuré dans Temps ne peut pas, peut être négatif.

Quelle unité est utilisée pour mesurer Temps de maintien à logique élevée ?

Temps de maintien à logique élevée est généralement mesuré à l'aide de Nanoseconde[ns] pour Temps. Deuxième[ns], milliseconde[ns], Microseconde[ns] sont les quelques autres unités dans lesquelles Temps de maintien à logique élevée peut être mesuré.

Let Others Know

✖

Facebook

Twitter

Copied!