Ligne à retard contrôlée en tension dans Conception et applications CMOS Formules

La ligne à retard contrôlée en tension est définie comme un circuit à retard contrôlé en tension comprenant des circuits à retard inverseurs de type n dans un circuit à boucle à verrouillage de phase (PLL) et une ligne à retard contrôlée en tension (VCDL). Et est désigné par ΔV_ctrl. Ligne à retard contrôlée en tension est généralement mesuré à l'aide du Volt pour Potentiel électrique. Notez que la valeur de Ligne à retard contrôlée en tension est toujours négatif.

Formules pour rechercher Ligne à retard contrôlée en tension dans Conception et applications CMOS

fxLigne à retard contrôlée en tensionva

Formules Conception et applications CMOS qui utilisent Ligne à retard contrôlée en tension

fxGain VCDLva

fxPetit retard de déviationva

Liste des variables dans les formules Conception et applications CMOS

fx Délai de petit écart va

fx Gain VDL va

FAQ

Qu'est-ce que Ligne à retard contrôlée en tension ?

La ligne à retard contrôlée en tension est définie comme un circuit à retard contrôlé en tension comprenant des circuits à retard inverseurs de type n dans un circuit à boucle à verrouillage de phase (PLL) et une ligne à retard contrôlée en tension (VCDL). Ligne à retard contrôlée en tension est généralement mesuré à l'aide du Volt pour Potentiel électrique. Notez que la valeur de Ligne à retard contrôlée en tension est toujours négatif.

Le Ligne à retard contrôlée en tension peut-il être négatif ?

Oui, le Ligne à retard contrôlée en tension, mesuré dans Potentiel électrique peut, peut être négatif.

Quelle unité est utilisée pour mesurer Ligne à retard contrôlée en tension ?

Ligne à retard contrôlée en tension est généralement mesuré à l'aide de Volt[V] pour Potentiel électrique. millivolt[V], Microvolt[V], Nanovolt[V] sont les quelques autres unités dans lesquelles Ligne à retard contrôlée en tension peut être mesuré.

Let Others Know

✖

Facebook

Twitter

Copied!