Mantener el tiempo en lógica alta en Diseño y aplicaciones CMOS Fórmulas

El tiempo de retención en la lógica alta se define como el tiempo de retención durante la entrada cuando la lógica pasa a 1 o a la salida alta. Y se indica con T_hold1. Mantener el tiempo en lógica alta generalmente se mide usando nanosegundo para Tiempo. Tenga en cuenta que el valor de Mantener el tiempo en lógica alta es siempre positivo.

Fórmulas para encontrar Mantener el tiempo en lógica alta en Diseño y aplicaciones CMOS

fxMantener el tiempo en lógica altaIr

Fórmulas de Diseño y aplicaciones CMOS que utilizan Mantener el tiempo en lógica alta

fxTiempo de apertura para entrada descendenteIr

fxTiempo de configuración con lógica bajaIr

Lista de variables en fórmulas de Diseño y aplicaciones CMOS

fx Tiempo de apertura para entrada descendente Ir

fx Tiempo de configuración con lógica baja Ir

FAQ

¿Qué es Mantener el tiempo en lógica alta?

El tiempo de retención en la lógica alta se define como el tiempo de retención durante la entrada cuando la lógica pasa a 1 o a la salida alta. Mantener el tiempo en lógica alta generalmente se mide usando nanosegundo para Tiempo. Tenga en cuenta que el valor de Mantener el tiempo en lógica alta es siempre positivo.

¿Puede el Mantener el tiempo en lógica alta ser negativo?

No, el Mantener el tiempo en lógica alta, medido en Tiempo no puedo sea negativo.

¿Qué unidad se utiliza para medir Mantener el tiempo en lógica alta?

Mantener el tiempo en lógica alta generalmente se mide usando nanosegundo[ns] para Tiempo. Segundo[ns], Milisegundo[ns], Microsegundo[ns] son las pocas otras unidades en las que se puede medir Mantener el tiempo en lógica alta.

Let Others Know

✖

Facebook

Twitter

Copied!