Línea de retardo controlada por voltaje en Diseño y aplicaciones CMOS Fórmulas

La línea de retardo controlada por voltaje se define como un circuito de retardo controlado por voltaje que comprende circuitos de retardo inversor de tipo n en un circuito de bucle de bloqueo de fase (PLL) y una línea de retardo controlada por voltaje (VCDL). Y se indica con ΔV_ctrl. Línea de retardo controlada por voltaje generalmente se mide usando Voltio para Potencial eléctrico. Tenga en cuenta que el valor de Línea de retardo controlada por voltaje es siempre negativo.